DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv. 11901959

Basic Patent (No, Kind, Date): JP 6202156 A2 940722 <No. of Patents: 001>

DRIVER MONOLITHIC DRIVING ELEMENT (English)

Patent Assignee: SHARP KK

Author (Inventor): KATAOKA YOSHIHARU; KONDO NAOFUMI; KATAYAMA

MIKIO; SHIMADA YOSHIHIRO; KAWAI KATSUHIRO; MIYANOCHI MAKOTO

IPC: \*G02F-001/136; H01L-029/784

Derwent WPI Acc No: \*G 94-273888; G 94-273888

JAPIO Reference No: \*180557P000076; 180557P000076

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 6202156 A2 940722 JP 92349408 A 921228 (BASIC)

Priority Data (No,Kind,Date): JP 92349408 A 921228

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

04731156 \*\*Image available\*\*

DRIVER MONOLITHIC DRIVING ELEMENT

PUB. NO.:

**06-202156** [JP 6202156 A]

PUBLISHED:

July 22, 1994 (19940722)

INVENTOR(s): KATAOKA YOSHIHARU

KONDO NAOFUMI

KATAYAMA MIKIO

SHIMADA YOSHIHIRO

KAWAI KATSUHIRO MIYANOCHI MAKOTO

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

04-349408 [JP 92349408]

FILED:

December 28, 1992 (19921228)

INTL CLASS:

[5] G02F-001/136; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

#### **ABSTRACT**

PURPOSE: To provide a driver monolithic driving element capable of improving an on/off ratio when it is used as an inverter circuit, realizing the design of a logic/driving circuit with high reliability, and suitable for a display device such as a high definition active matrix type liquid crystal display device, etc.

CONSTITUTION: A gate electrode 12, gate insulating film 13, a semiconductor layer 14, an n(sup +)-type semiconductor device layer 16, a source electrode 17, a drain electrode 18, and channel protective film 19 are laminated on an insulating substrate 11 in the above sequence, and a fourth electrode 15 is provided at a part on the channel protective film 19 and equivalent to the upper side of the gate electrode 12. The fourth electrode 15 is drawn out outside the logic/driving circuit, and is connected to a minus power source, and a prescribed minus power voltage is applied to it from the minus power source. Thereby, the element characteristic of the driver monolithic driving element 21 can be improved, which improves the on/off ratio when the inverter circuit is configured.

## (19) 日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平6-202156

(43)公開日 平成6年(1994)7月22日

(51) Int. Cl. 5

識別記号

FΙ

G02F 1/136 H01L 29/784

500

9018-2K

9056-4M

HO1L 29/78

311

審査請求 未請求 請求項の数1 (全6頁)

(21)出願番号

特願平4-349408

(22)出願日

平成4年(1992)12月28日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 片岡 義晴

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 近藤 直文

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 片山 幹雄

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 弁理士 山本 秀策


最終頁に続く

## (54)【発明の名称】ドライバーモノリシック駆動素子

### (57) 【要約】

【目的】 インバータ回路として使用する場合にその〇 N/OFF比を向上でき、高信頼性の論理・駆動回路の 設計が可能になり、大型、高精細のアクティブマトリク ス型液晶表示装置等の表示装置に好適なドライバーモノ リシック駆動素子を実現する。

【構成】 絶縁性基板1上に、ゲート電極12、ゲート 絶縁膜13、半導体層14、n<sup>+</sup>型半導体素子層16、 ソース電極17及びドレイン電極18、チャネル保護膜 19をこの順に積層し、チャネル保護膜19上であって ゲート電極12の上方に相当する部分に第4電極15を 設ける。第4電極15は論理・駆動回路の外部に引き出 されてマイナス電源に接続され、マイナス電源より所定 のマイナス電圧が印加される。これにより、ドライバー モノリシック駆動素子21の素子特性が改善され、イン バータ回路を構成した場合にそのON/OFF比を向上 できる。



2

#### 【特許請求の範囲】

【請求項1】 走査線、信号線、絵素電極およびスイッチング素子が形成されたアクティブマトリクス基板と対向電極が形成された対向基板とを貼り合わせ、両基板間に表示媒体としての液晶が封入されたアクティブマトリクス型液晶表示装置等の表示装置の周辺部に設けられる論理・駆動回路を構成するドライバーモノリシック駆動素子において、

1

該アクティブマトリクス基板上に設けられたゲート電極 と、

ゲート絶縁膜を介して該ゲート電極に重畳された半導体 層と、

該半導体層に重畳して設けられたチャネル保護膜と、 該チャネル保護膜に重畳された状態で、かつ相互に離隔 した状態で設けられたソース電極およびドレイン電極 と、

該ソース電極と該ドレイン電極との離隔部分に該チャネル保護膜に重畳して設けられた第4電極とを備え、該第4電極をマイナス電源に接続したドライバーモノリシック駆動素子。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、アクティブマトリクス型液晶表示装置等の表示装置に用いられるドライバーモノリシック駆動素子に関し、より詳しくは論理・駆動回路を構成するドライバーモノリシック駆動素子に関する。

## [0002]

【従来の技術】液晶表示装置の駆動方式として、単純マトリクス駆動方式とアクティブマトリクス駆動方式があり、アクティブマトリクス駆動方式は、絶縁性基板上にマトリクス状に配した絵素電極を、各絵素毎に設けたアクティブ素子にて独立して駆動する駆動方式を採る。

【0003】アクティブ素子としては、TFT(薄膜トランジスタ)素子、MIM(金属-絶縁膜-金属)素子、MOSトランジスタ素子、ダイオード、バリスタ等が一般に知られている。

【0004】図3はTFTをアクティブ素子として用いたアクティブマトリクス型液晶表示装置の等価回路を示す。このアクティブマトリクス型液晶表示装置は、ガラ 40 ス基板からなる絶縁性基板上に走査線として機能する多数のゲートバスライン61、61…が横方向に相互に平行に配線され、これと直交する縦方向に信号線として機能する多数のソースバスライン62、62…が相互に平行に配線されている。各ゲートバスライン61と各ソースバスライン62とが交差する位置の近傍には、それぞれアクティブ素子としてのTFT63、63…が配置されている。TFT63のゲート電極はゲートバスライン61に接続され、ソース電極はソースバスライン62に接続されている。更に、TFT63のドレイン電極に 50

は、ゲートバスライン61とソースバスライン62で囲まれた領域にマトリクス状に配設された絵素電極64が接続されている。絵素電極64と図示しない対向基板に形成された対向電極との間に液晶が封入され、絵素が形成されている。

【0005】絶縁性基板の周辺部、すなわち表示領域の周辺部には、各TFT63を駆動するための論理・駆動回路66、66…および67、67…が設けられている。論理・駆動回路66および67はシフトレジスタ等からなる駆動波形形成用の回路からなり、次に述べるドライバーモノリシック駆動素子を備えている。各論理・駆動回路66、66…は各ゲートバスライン61、61…の端末に接続されている。また、各論理・駆動回路67、67…の端末は各ソースバスライン62、62…の端末に接続されている。

【0006】上記のような液晶表示装置において、従来、絵素内に設けられたTFT63と表示領域の周辺部に設けられた論理・駆動回路66、67に用いられるドライバーモノリシック駆動素子は、同一構造の同様な特20性を有する素子で構成されていた。

[0007] 図4はこのようなドライバーモノリシック 駆動素子を有する2段インバータ回路の等価回路を示す。この2段インバータ回路は、2つ一組のドライバーモノリシック駆動素子21を2段、すなわち合計4個設けて構成されており、信号入力端子22より入力された信号電圧がこれらのドライバーモノリシック駆動素子21、21、21、21を介することにより、反転増幅されて信号出力端子23より出力されるインバータ回路になっている。なお、図中24はこの2段インバータ回路に電源電圧 $V_{64}$ を印加する電源端子であり、25はGNDである。

【0008】図5はこのインバータ回路に用いられるドライバーモノリシック駆動素子21の断面構造を示す。このドライバーモノリシック駆動素子21は、従来一般の逆スタガー型のTFTと同一の構造になっており、以下の工程で作製される。

【0009】まず、絶縁性基板11上にゲート電極12を形成する。続いて、ゲート電極12を覆うようにして絶縁性基板11上にゲート絶縁膜13を形成する。次に、その上に半導体層14を積層形成し、半導体層14の両側にn'にドープされたn'半導体層16を配する。続いて、n'半導体層16の上にソース電極17およびドレイン電極18を形成し、これらの積層体の上にトランジスター保護膜として保護膜20を積層する。

## [0010]

【発明が解決しようとする課題】このような構造を有するドライバーモノリシック駆動素子21の素子特性は、 TFT63と同様に図2の曲線31に示すような特性を 有している。なお、図2は縦軸にドライバーモノリシッ 50 ク駆動素子21のドレイン電流 I<sub>4</sub>, [A]を、横軸にゲ

ŧ

ート電圧V。〔V〕をとって、ドライバーモノリシック 駆動素子21の出力静特性を示している。

【0011】このような特性を有するドライバーモノリ シック駆動素子21を用いて上記のような2段インバー 夕回路を構成した場合、論理・駆動回路66および67 に与えられる動作点は、GND25と電源端子24に印 加される電源電圧V。。により決定され、図2の0Vから V』の範囲になる。

【0012】従って、図2の曲線31に示す素子特性で は、トランジスタ(ドライバーモノリシック駆動素子) のオフ電流 I。,, の悪い(高い)領域でドライバーモノ リシック駆動素子21が使用されるため、このドライバ ーモノリシック駆動素子21を用いたインバータ回路の ON/OFF比が悪くなる。この結果、このようなイン バータ回路を構成要素とする論理・駆動回路66および 67の信頼性が低下するという問題があった。

【0013】このような問題点は、論理・駆動回路66 および67に接続されるTFT63等のアクティブ素子 の数が多くなる大型、高精細のマトリクス表示装置にな 性が要求されるため、問題点の解決の必要性は一層大き くなる。

【0014】本発明はこのような従来技術の問題点を解 決するものであり、インバータ回路として使用する場合 にそのON/OFF比を向上でき、このようなインバー 夕回路が組み込まれる論理・駆動回路の信頼性を格段に 向上できる結果、大型、高精細のアクティブマトリクス 型液晶表示装置等の表示装置に好適な論理・駆動回路を 実現できるドライバーモノリシック駆動素子を提供する ことを目的とする。

### [0015]

【課題を解決するための手段】本発明のドライバーモノ リシック駆動素子は、走査線、信号線、絵素電極および スイッチング素子が形成されたアクティブマトリクス基 板と対向電極が形成された対向基板とを貼り合わせ、両 基板間に表示媒体としての液晶が封入されたアクティブ マトリクス型液晶表示装置等の表示装置の周辺部に設け られる論理・駆動回路を構成するドライバーモノリシッ ク駆動素子において、該アクティブマトリクス基板上に 設けられたゲート電極と、ゲート絶縁膜を介して該ゲー 40 ト電極に重畳された半導体層と、該半導体層に重畳して 設けられたチャネル保護膜と、該チャネル保護膜に重畳 された状態で、かつ相互に離隔した状態で設けられたソ ース電極およびドレイン電極と、該ソース電極と該ドレ イン電極との離隔部分に該チャネル保護膜に重畳して設 けられた第4電極とを備え、該第4電極をマイナス電源 に接続しており、そのことにより上記目的が達成され る。

#### [0016]

【作用】上記のように第4電極を設け、この第4電極

を、例えば論理・駆動回路の外部に設けられるマイナス 電源に接続し、マイナス電圧を与えるものとすると、ド ライバーモノリシック駆動素子のオフ電流 I。... を、こ のような第4電極が設けられていない上記従来例よりも 低減できる。

【0017】すなわち、上記構成によれば、素子特性を 示す曲線は図2に示す曲線32になり、素子特性が曲線 31で表される上記従来のドライバーモノリシック駆動 素子とは異なり、 I。、、の良好な領域でドライバーモノ 10 リシック駆動素子を使用することができる。従って、本 発明のドライバーモノリシック駆動素子を用いたインバ ータ回路によれば、そのON/OFF比を向上でき、高 信頼性の論理・駆動回路を設計できる。

#### [0018]

30

【実施例】本発明の実施例について以下に説明する。

【0019】図1に本発明のドライバーモノリシック駆 動素子の一例として、逆スタガー型のドライバーモノリ シック駆動素子21を示す。このドライバーモノリシッ ク駆動素子21は、絶縁性基板11の周辺部、すなわち るほど、論理・駆動回路66および67のより高い信頼 20 表示領域の周辺部に作製され、絶縁性基板11上に、ゲ ート電極12、ゲート絶縁膜13、半導体層14、n+ 型半導体素子層16、ソース電極17およびドレイン電 極18、チャネル保護膜19、第4電極15、保護膜2 0をこの順に積層した構造になっている。

> 【0020】このドライバーモノリシック駆動素子21 は以下の製造工程によって作製される。まず、ガラス基 板からなる絶縁性基板11上にゲート電極12を形成す る。ゲート電極12は一般にTa、Al、Ti、Ni、 Mo、W、Nb、Zr、Hf、Cr、Cu等の単層又は 多層金属及びそれらの合金により形成される。本実施例 のゲート電極12は、Taをスパッタ装置を用いて30 0 nm程度の厚みで形成した。

> 【0021】このとき、同時にゲートバスラインやTF Tのゲート電極が形成される。なお、絶縁性基板11上 にTa,O,、A1,O,、Si,N,等からなるベース絶縁 膜を形成し、その上にゲート電極12を形成することに してもよい。

【0022】次に、ゲート電極12上にゲート絶縁膜1 3をCVD、スパッタ等にて形成する。本実施例ではゲ ート絶縁膜13として、SiNx(例えば、Si,N,) を用いた。他にSiOx、Ta,O,、Al,O,、TiO ,、Y,O,その他の酸化物或は窒化物によって形成され 得る絶縁膜を用いてもよい。また、ゲート絶縁膜13の 膜厚は、一般に150nm~600nm程度が適切であ るが、本実施例では200nm~350nmに設定し、 ゲート電極12と上層の金属との非導通状態を維持した 構造になっている。

【0023】次に、ゲート絶縁膜13の上に半導体層1 4を形成する。本実施例ではCVDにより真性アモルフ 50 アスSi半導体を50nm成膜し、続いてこれをパター ニングして半導体層14を形成した。

【0024】次に、ドライバーモノリシック駆動素子2 1のON時の接触抵抗を小さくし、OFF時の漏れ電流 (リーク電流) の低減を図るため、本実施例では半導体 層14上の、後にドライバーモノリシック駆動素子21 のソース及びドレイン部が重畳して形成される部分に、 n<sup>†</sup>にドープされたアモルファスSiにてn<sup>†</sup>型半導体素 子層16を厚み30nmで形成した。

【0025】続いて、n<sup>+</sup>型半導体素子層16の上に、 法を設けて形成する。ソース電極17およびドレイン電 極18は一般的にTa、Al、Ti、Ni、Mo、W、 Nb、Zr、Hf、Cr、Cu等の単層または多層金属 および合金で形成されるが、本実施例ではTiを用いて 厚さ300nm程度で形成した。

【0026】次に、ソース電極17およびドレイン電極 18の上にチャネル保護膜19を形成する。チャンネル 保護膜19は、CVD、スパッタ等にて形成されるが、 本実施例ではSiNx (例えば、Si,N,) をCVDに より成膜して形成した。チャネル保護膜19としては、 他にSiOx、Ta,Os、Al,O3、TiO2、Y2O2 その他の酸化物或は窒化物によって形成され得る絶縁膜 を用いることもできる。また、チャネル保護膜19の膜 厚は150nm~600nm程度が適切であるが、本実 施例では200nm~350nmに設定した。

【0027】次に、チャネル保護膜19上のゲート電極 12の上部に相当する部分に第4電極15を形成する。 第4電極15は、一般的にTa、Al、Ti、Ni、M o、W、Nb、Zr、Hf、Cr、Cu等の単層又は多 層金属および合金で形成されるが、本実施例ではTiを 30 11 絶縁性基板 用いて厚さ300nm程度で形成した。

【0028】上記の第4電極15は絶縁製基板11の周 辺部に形成され、ゲートバスラインおよびソースバスラ インとそれぞれ個別に接続される論理・駆動回路の外部 に引き出され、マイナス電源(図示せず)に接続されて いる。第4電極15にはマイナス電源より所定のマイナ ス電圧が印加され、これでドライバーモノリシック駆動 素子21のV<sub>g</sub>-I<sub>d</sub>,特性が図2の曲線31から曲線3 2にシフトされるようになっている。

[0029] 従って、本実施例のドライバーモノリシッ 40 21 ク駆動素子21によれば、上記従来例のドライバーモノ リシック駆動素子21とは異なり、1。この良好な領域 でドライバーモノリシック駆動素子を使用することがで きる。従って、本発明のドライバーモノリシック駆動素 子を用いたインバータ回路によれば、そのON/OFF 比を向上でき、高信頼性の論理・駆動回路を設計でき る。

【0030】なお、本実施例では第4電極15の上に、 絶縁性基板11を覆うようにして絶縁膜を形成し、ドラ イバーモノリシック駆動素子21の保護膜20として機 能させており、以上の製造工程で本発明のドライバーモ ノリシック駆動素子21が作製される。

#### [0031]

【発明の効果】以上の本発明ドライバーモノリシック駆 動素子は、マイナス電源に接続される第4電極を設ける 素子構成をとるので、ON/OFF比が大きい利得の高 いインバータ回路を作製することができる。従って、こ のようなインバータ回路を構成要素とし、アクティブマ ソース電極17およびドレイン電極18を適当な離隔寸 10 トリクス型液晶表示装置等の表示装置に使用される論理 ・駆動回路の信頼性を格段に向上できる。それ故、論理 ・駆動回路としてこのような高信頼性の論理・駆動回路 が要求される大型、高精細のマトリクス型表示装置の実 現に大いに寄与できる。

#### 【図面の簡単な説明】

【図1】本発明ドライバーモノリシック駆動素子の一例 である、逆スタガー型ドライバーモノリシック駆動素子 を示す断面図。

【図2】本発明ドライバーモノリシック駆動素子と従来 20 のドライバーモノリシック駆動素子のV。- I 。 特性を 比較して示す出力静特性図。


【図3】従来のドライバーモノリシック駆動素子が搭載 されたアクティブマトリクス型液晶表示装置の等価回路

【図4】従来のドライバーモノリシック駆動素子を用い た2段インバータ回路の等価回路図。

【図5】従来のドライバーモノリシック駆動素子を示す 断面図。

## 【符号の説明】

- - 12 ゲート電極
  - 13 ゲート絶縁膜
  - 14 半導体層
  - 15 第4の電極
  - 16 n<sup>+</sup>型半導体層
  - 17 ソース電極
  - 18 ドレイン電極
  - 19 チャネル保護膜
  - 20 保護膜
  - ドライバーモノリシック駆動素子
  - 22 信号入力端子
  - 23 信号出力端子
  - 24 電源端子
  - 25 GND
  - 61 ゲートバスライン
  - 62 ソースバスライン
  - 63 TFT (アクティブ素子)
  - 64 絵素電極
  - 66、67 論理・駆動回路



12

## フロントページの続き

(72)発明者 嶋田 吉祐

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 川合 勝博

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 宮後 誠

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内